四公開特許公報(A)

(11)特許出願公開番号

特開平11-65699

(43)公開日 平成11年(1999) 3月9日

(51) Int.Cl.		徽別記号		F 1				
G06F	1/10			G 0 6 F	1/04		330A	
H01L	21/82			H03F	3/02		J	
	27/04				5/13			
	21/822			H 0 1 1	21/82		W	
H03K	3/02				27/04		D	
			審查請求	未請求 諸	背求項の数10	OL	(全 13 頁)	最終頁に続く

(21)出顯番号	特顯平10-90176	(71) 出願人	000221199
			東芝マイクロエレクトロニクス株式会社
(22)出願日	平成10年(1998) 4月2日		神奈川県川崎市川崎区駅前本町25番地1
		(71)出願人	000003078
(31)優先権主張番号	特願平9-156353		株式会社東芝
(32)優先日	平 9 (1997) 6 月13日		神奈川県川崎市幸区堀川町72番地
(33)優先權主張国	日本 (JP)	(72) 発明者	萬 代 売 一
			神奈川県川崎市川崎区駅前本町25番地1
			東芝マイクロエレクトロニクス株式会社内
		(72)発明者	坂 上 健 二
			神奈川県川崎市川崎区駅前本町25番地1


最終頁に続く

(54) 【発明の名称】 半導体集積回路装置

(57) 【要約】

【課題】 プロセスによる変動があってもクロックスキューを可及的に低減する。

【韓庆手段】 クロック信号を出力するD1.L回路と、このD1.L回路の出力端に「端光環線されて前記タロック信号を通すかなくとも1個の直線部と、この直線部をして前記D1.L回路があのクロック信号を受けるかなくとも1個の負荷回路とを備える過載の機能プロックを育し、前記D1.L回路は毎年クロック上前記記憶部の他権からのクロック信号との位相率が所定値となるクロック信号を出力することを引載される。



東芝マイクロエレクトロニクス株式会社内

(74)代理人 弁理士 佐藤 一雄 (外3名)

【特許請求の転用】

ı 【請求項1】第1のクロック信号を出力するDLL回路

このDLL回路の出力端に一端が接続されて前記第1の

クロック信号を通す少なくとも1個の配線部と、 この配線部を介して前記DLL回路からの第1のクロッ ヶ信号を受ける少なくとも1個の負荷回路と、

を各々が備える複数の機能プロックを有し、

前記DLL回路は基準クロック信号と前記配線部の他端 から出力される第2のクロック信号との位相差が所定値 10 となる第1のクロック信号を出力することを特徴とする 半高体集精同格装置。

【請求項2】前記複数の機能プロックの内の少なくとも 1つの機能プロックの前記配線部は複数個設けられ、か つ各配線部には各配線部に対応して少なくとも1個の負 荷回路が設けられ、前記複数個の配線部の各々の一端は 短絡されて前記D L L 回路の出力を受け、前記複数個の 配線部の各々の他端が恒絡されて前記第2のクロック信 号が入力される前記D L L 回路の入力端に接続されてい ることを特徴とする請求項Ⅰ記載の半導体集積回路装

【清末項3】 前記複数の機能プロックの配線部の極端は 傾絡され、この傾絡された末端からの第2のクロック信 乃と、外部から送られてくるクロック信号とに基づいて 前記基準クロック信号を生成して前記複数の機能プロッ クの各々のDLL回路に前記基準クロック信号を送出す。 るPLL回路を更に備えていることを特徴とする請求項 1または2記載の半導体集積回路装置。

【請求項 1】前記D1.1回路代。

前記基準クロック信号に基づいてこの基準クロック信号 からの遅延量が異なる複数の遅延信号を生成する遅延回 路と、前記基準クロック信号と前記配線部の他端からの 第2のクロック信号との位相を比較し、位相差が所定値 となる制御信号を出力する依相比較回路と、前記制御信 号に基づいて前記複数の遅延信号の中から1つの遅延信 **身を選択して前記配線部に出力する手段と、を備えてい** ることを特徴とする請求項1万至3のいずれかに記載の 半導体集積回路装置。

【請求項5】前記遅延回路は複数の遅延素子が直列に接 続された直列回路を有していることを特徴とする請求項 40 を検出し、この位相遅れ量に基づいて前記指令信号を前 4 記載の手導体裏積回路装置。

【請求項6】前記遅延回路は各々が複数個の遅延素子が 直列に接続された複数個の直列回路を有し、これらの複 数例の直列回路は並列に接続され、かつ各直列回路の遅 延量は異なっていることを特徴とする請求項Ⅰ記載の半 嘉体集積回路決置.

【請求項7】基準クロック信号とこの基準クロック信号 の位相をシフトした少なくとも「個のシフトクロック信 母を受けて第1のクロック信号を出力するD L L 回路

2 このDLL回路の出力端に一端が接続されて前記第1の クロック信号を通す少なくとも1個の配線部と、

この配線部を介して前記DLL回路からの第1のクロッ ク信号を受ける事なくとも「個の負荷回路と、

を各々が備える海袋の株能プロックを有し、

前記DLL回路は基準クロック信号と前記配線部の他構 から出力される第2のクロック信号との位相差が所定値 となる第1のクロック信号を出力することを特徴とする 半導体集積回路装置。

【請求項8】前急額数の機能プロックの内の少なくとも 1つの機能プロックの前記配線部は複数例設けられ、か つ各配線部には各配線部に対応して少なくとも1個の負 荷回路が設けられ、前記複数個の配線部の各々の一端は 短絡されて前記DLL回路の出力を受け、前記複数例の 配線部の各々の他端が短絡されて前記第2のクロック信 号が入力される前記D L L 回路の入力端に接続されてい ることを特徴とする請求項7記載の半導体集積回路装

【請求項9】外部から送られてくるクロック信号に基づ 20 いて前記基準クロック信号と前記シフトクロック信号と を生成して前記複数の機能プロックの各々のDLL回路 に送出するPLL回路を更に備えたことを特徴とする話 求項7よたは8記載の半導体集積回路装置。

【請求項10】前記シフトクロック信号は前記基準クロ ック信号の位相を90度遅らした第1のシフトクロック

前記Dしし回路は、

前記基準クロック信号および前記第1のシフトクロック 信号に基づいてこの基準クロック信号から位相が180

度遅れた第2のシフトクロック信号および前記第1のシ フトクロック信号から180度遅れた第3のシフトクロ ック信号を生成するシフトクロック生成手段と、

指令信号に基づいて、前記基準クロック信号、第1万至 第3のシフトクロック信号の中から1つのクロック信号 を選択して、この選択したクロック信号を出力する選択 回絡人。

前記配線部の他端から出力される第2のクロック信号と 前記基連クロック信号との位相を比較してこの第2のク ロック信号の、前記馬準クロック信号からの位相遅れ量

記選択回路に送出する位相比較回路と、 この使用比較回路によって検出された使用遅れ量に応じ た遅延を前記選択回路から出力されたクロック信号に与 えて前記配線部に出力する遅延回路と、

を備えたことを特徴とする請求項7万至9のいずれかに 記載の半導体集積回路装置。

【希明の詳細な説明】

[0001]

【発明の属する技術分野】木発明は半導体集構同路装置 50 に関する。

[0002]

【従来の技術】近年半導体集積回路装置は大規模化さ れ、手導体集積回路装置を構成する各機能プロック等に クロックを適切な遅延時間で分配することが重要となっ

【0003】各機能プロックにクロックを等遅延時間と なるように分配する、従来の半導体集積回路装置の例を 図7に示す。図7において、負荷回路76i(i=a, b, c, d) を含む機能プロック6 1 i をツリー構造と し、各機能ブロックの終端節点(リーフ)で等差延時間 10 異なる複数の遅延信号を生成する遅延回路と、前記若準 となるように回路シミュレータによって配置する。そし て服主のたクロック信息+を増配するために各館点には ベッファ71、72, 73a, 73b, 71a~71 d, 75a~75d, 76a~76dが成けられてい

【0004】また図8に示けように、図7に示け従来の 半導体集積回路装置において各機能プロック61i(i a. b, c, d) の終端節点を傾絡させることによ り、各機能プロック611の終端節点でのクロック信号 の位相差を低減させることも行われている。

[00005]

【治明が解決しようとする課題】しかしたがら、上述の 従来の半導体集積回路装置においては、設計時には遅延 時間が通りに分配されていても製造プロセスの変動等に よって各機能プロックの入力端でクロック信号に位相差 が生じてしまうという問題がある。この製造プロセスの 受動等によって生じる位相差を考慮して設計段階で回路。 シュミュレーションを行うことは可能であるが、非常に 時間がかかり、効率的ではない。

【0006】本発明は上記事情を考慮してなされたもの。 であって、プロセスによる変動等があってもクロックス キューが生じるのを可及的に防止することのできる半導 体集精何路装置を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明による半導体集積 同路装置は、クロック信号を出力するDLL回路と、こ のDLL回路の出力端に一端が接続されて前記クロック 信号を補寸少なくとも1個の配線部と、この配線部を介 して前記Dしし回路からのクロック信号を受ける少なく とも1個の負荷回路と、を備える複長の機能プロックを 40 有し、前記DLL回路は基準クロック信号と前記配線部 の他場からのクロック信号との位相差が所定値となるク ロック信号を出力することを特徴とする。

【0008】たお、前記複数の機能プロックの内の少な くとも1つの機能プロックの前記配線部は複数個設けら れ、かつ各配線部には各配線部に対応して少なくとも1 個の負荷回路が設けられ、前記複数個の配線部の各々の 一端は短絡されて前記DLL回路の出力を受け、前記物 栽園の配線部の各々の他端が網絡されて前記クロック信 るように構成しても良い。

【0009】なお、前記複数機能プロックの配線部の他 端は短絡され、この短絡された未端からのクロック信号 と、外部から送られてくるクロック信号とに基づいて前 記基連クロック信号を生成して前記複数の機能プロック の各々のDLL回路に前記基準クロック信号を採出する Pしし回路を更に備えているように構成しても良い。

4

【0010】なお、前記Dしし回路は、前記基準クロッ ク信号に基づいてこの基準クロック信号からの遅延量が クロック信号と前記配線部の他端からのクロック信号と の位相を比較し、位相差が所定値となる制御信号を出力 する位相比較回路と、前記制御信号に基づいて前記複数 の遅延信号の中から1つの遅延信号を選択して前記配様 部に出力する手段と、を備えているように構成しても良

【0011】なお、前記遅延回路は複数の遅延素子が直 列に接続された直列回路を有しているように構成しても

20 【0012】なお、前記遅延回路は各々が複数個の遅延 素子が直列に接続された複数個の直列回路を有し、これ らの複数個の直列回路は並列に接続され、かつ各直列回 路の遅延量は異なっているように構成しても良い。

【0013】また、本発明による半導体集積回路装置 は、基準クロック信号とこの基準クロック信号の位相を シフトした少なくとも1個のシフトクロック信号を受け て第1のクロック信号を出力するDしし回路と、このD L L 回路の出力端に一端が接続されて前記第1のクロッ ク信号を通す少なくとも1個の配線部と、この配線部を

30 介して前記DLL回路からの第1のクロック信号を受け る少なくとも1個の負荷回路と、を各々が備える複数の 機能プロックを有し、前記DLL回路は基準クロック信 **号と前記配線部の他端から出力される第2のクロック信** 号との使相差が所定値となる第1のクロック信号を出力 することを特徴とする。

【0014】なお、前記複数の機能プロックの内の少な くとも1つの機能プロックの前記配線部は複数例設けら れ、かつ各配線部には各配線部に対応して少なくとも1 個の負荷回路が設けられ、前記複数個の配線部の各々の

一端は垣絡されて前記DLL回路の出力を受け、前記複 技例の配線部の各々の他端が気絡されて前記第2のクロ ック信号が入力される前記DLL回路の入力端に接続さ れるように構成しても良い。

【0015】なお、外部から送られてくるクロック信号 に基づいて前記基準クロック信号と前記シフトクロック 信号とを生成して前記複数の機能プロックの各々のDL **し回路に送出するPLL回路を更に備えるように構成し**

【0016】なお、前記シフトクロック信号は前記基準 身が入力される前記D L L 回路の入力器に接続されてい お クロック信号の位相を90度遅らした第1のシフトクロ

(4)

- ラク信号であり、前記DLL回路は、前記標準クロック 信号および前記第1のシフトクロック信号に基づいてこ の見速クロック信号から位相が180度遅れた第2のシ フトクロック信号および前記第1のシフトクロック信号 から180度遅れた第3のシフトクロック信号を生成す るシフトクロック生成手段と、指令信号に基づいて、前 記基準クロック信号、第1万至第3のシフトクロック信 号の中から1つのクロック信号を選択して、この選択し たクロック信号を出力する選択回路と、前記配線部の他 湯から出力される第2のクロック信号と確認基準クロッ ク信号との位相を比較してこの第2のクロック信号の、 前記基準クロック信号からの位相遅れ景を検出し、この 位相遅れ量に基づいて前記指令信号を前記選択回路に送 出する位相比較回路と、この位相比較回路によって検出 された位相遅れ量に応じた遅延を前記選択回路から出力 されたクロック信号に与えて前記配線部に出力する遅延 回路と、を備えたことを特徴とする。

[0017]

【発明の実施の形態】本発明による半導体集積回路装置 連の手導体集積回路装置1は、複数の機能プロック3 a, 3b, 3e, 3dを有し、各機能プロック3i(i -a.b,c,d) (tDLL (Delay Locke d Loops) 回路5と、クロック入力端部6と、ツ リー部7と、負荷回路8 (例えばフリップフロップ群か らなるシフトレジスタ8)と、クロック出力端部9とを 備まている。

【0018】半導体集積回路装置1の外部から送られて くるクロック信号「0 (以下、基準クロック「0 ともい DLL回路5に入力される。各機能プロックのDLL回 路5は、基準クロック fo およびクロック出力端部 9か らのクロック信号を受け、この基準クロックInに対し て一定の遅延量(基準クロック foの1周期または半周 期の遅延量) を有するクロック信号を生成してクロック 入力温部6に送出する。

【0019】クロック入力端部6に送られたクロック信 乃は分配されてツリー部7に送られ、各ツリー部7から。 負荷回路8に送られる。そして各ツリー部7の終端であ るクロック出力活部 9 を介してクロック信号がDLL $| = 40 - f_0 |$ からこの括準クロック f_0 の 1 周期分遅れるように 路5に帰還される。

【0020】上記D1.1回路5は図2に示すように可変 ディレイライン21と、切り替え回路22と、位相比較 器2.15、アップダウンカウンタ2.5 5を備えている。 可変ディレイライン21は基準クロック10を受け、こ の基準クロック+0 と、この基準クロック+0 から遅延 素子1個分の遅延、遅延素子2個分の遅延、遅延素子3 個分の遅延、…遅延素子n個分の遅延したクロック信号 を出力する。この可変ディレイライン21の具体的な構 成は、図4 (a) に示すように、例えばインパータから - 50

なる遅延素子33が、1個直列に接続された第1の直列 回路、2個直列に接続された第2の直列回路、3個直列 に接続された第3の直列回路等を有している。そして入 **力端31に基準クロックが入力され、出力端38**aから は基準クロック「0 が出力され、第1の直列回路の出力 端38bからは遅延素子1個分の遅延量を育するクロッ ヶ信号が出力され、第2の直列回路の出力端38cから は遅延素子2個分の遅延量を有するクロック信号が出力 され、第3の直列回路の出力端384からは遅延赤子3 - 10 個分の湿漉量を有するクロック信号が出力される構成と

6

【0021】 また図4(b)に示すように複数個の遅延 素子33を直列に接続し、各段の遅延素子33の出力端 からクロック信号を取り出すような構成としても良い。 【0022】再び図2において、位相比較器21は基準 クロック fa とクロックツリー子の末端から差られてく る未満クロックとの位相を比較し、未満クロックと基準 クロックfo との位相差が所定値(例えば基準クロック foの1周明分)となるような制御信号をアップダウン

の第1の実施の形態の構成を図1に示す。この実施の形 20 カウンタ25に送る。するとこの制御信号に基づいてア ップダウンカウンタ25がカウント値を上だけカウント アップ上たほカウントダウンし、カウント値を切り替え 回絡22に送る。なお、上記位相差が書の場合はアップ ダウンカウンタ25はカウント値を変えない。

【0023】切り替え回路22はアップダウンカウンタ

25のカウント値に基づいて可変ディレイライン21の 出力端を選択し、選択した出力端から出力されるクロッ ク信号をクロックツリー7に送る。例えばカウント値が 1だけアップされた場合は位相差が遅延素子 1個分だけ う) は、各機能プロック3 i (i=a, b, c, d) の 30 増えるように可変ディレイライン21の出力場が選択さ れ、カウント値が1だけダウンされた場合は、位相差が 遅延素子 1 個分だけ減るように可変ディレイライン 2 1 の出力端が選択される。

> 【0024】このようにしてDLL回路5が構成されて いることにより、図3 (a) に示すように基準クロック foと未端クロックとの間に遅延(位相差)がある場合 は上記D1.1回路5によって、図3(b)に示すように 未端クロックと基連クロック to の立ち上がりエッジが 一致するように、すなわち未満クロックが基準クロック

翻整されることになる。

【0025】以上説明したように第1の実施の形態の半 導体集積回路装置によれば、各機能プロック3 i (i= a, b, c, d) においてDLL回路5が設けられたこ とにより、各機能プロック3i (i-a, b, c, d) に入力する基準クロック+0と未端クロックとの位相差 を寄とすることが可能となる。これによりプロセス変動 等があってもクロックスキューが生じるのを可及的に防

止することができる... 【0026】次に不発明による半導体集積回路装置の第 (5)

2の実施の形態の構成を図5に示す。この実施の形態の 半導体集積回路装置は図1に示す第1の実施の半導体集 福回路装置において、PLL回路2を設けたものであ

る。このPLL回路2は、外部からのクロック信号+1 L. 枝能プロック3a, 3b, 3c, 3dの未端が網絡 されて、この傾落された末端からのクロック信号とに乗 づいて、基準クロック信号faを生成し、この基準クロ ック信号と上記知絡された末端からのクロック信号との 位相差があとなるように調整する。なおnを正の整数と したとき基準クロック信号 fo の周波数はクロック信号 f p の周波数のn倍または1/n倍となっている。そし て基連クロック fg は第1の実施の形態と同様に各機能 フロック3i- (i-a, b, c, d) のDLL回路5 に入力される...

【0027】このような構成としたことにより、各機能 プロック3i (i=a, b, c, d) 間の位相差を補正 することが可能となる。

【0028】なおこの第2の実施の形態も第1の実施の 形態と同様の効果を奏することは言うまでもない。

3の実施の形態の構成を図6に示す。この実施の形態の 半導体集積回路装置40は、制御プロック41と、入力 ブロック 13と、記憶ブロック 15と、出力ブロック 1 7とを備えている。

【0030】制御ブロック I LはD L L回路 I La とフ リップフロップ 4 1 b₁ 、 4 1 b₂、 4 1 b₃ 、とを備 えている。また入力ブロック13はDしし回路13a と、フリップフロップ 4 3 b₁ , 4 3 b₂ 、 … からなる シフトレジスタと備えている、記憶プロック 15はD L L回路45aと、フリップフロップ45bと、フリップ フロップ 45 c1 、 45 c2 、…と、フリップフロップ 45 d1, 45 d2, RAM (Random A ccess Memory) 16とを備えている。

【0031】 よた出力プロック47はDLL回路47a と、フリップフロップ 17 b1 、 17 b2 、…からなる シフトレジスタとを備えている。

【0032】次にこの実施の形態の構成と動作を説明す る。まず外部から送られてくる基連クロック±a が各づ ロックの各DLL回路 11 a, 13 a, 15 a, 17 a に入力される。すると場準クロック fo からこの場準ク ロックfoのI周期分遅れたクロック信号、非なわち帳 準クロック ↑0 との位相差が需のクロック信号が各D し L回路から出力される。

【0033】コントロールブロック11内のマリップフ ロップ IIb₁は上記クロック信号を受信すると、所定 のタイミング後に入力プロック43に直並列変換開始の 指令信号を送出する。すると、入力プロック 13 のシマ トレジスタが動作を開始し、外部からシリアルに送られ てきたデータをDしし回路 L3 a からのクロック信号に 長ろいて、取り込み、並列データに変換する。

【0031】そしてこの直並列変換が終了すると、コリ ップフロップ 4 1 b 2 から記憶プロック 4 5 にイネーブ ル信号が送られる。すると入力プロック 13 のシフトレ ジスタを構成するフリップフロップ43 b1、43 bo : …に記憶されたデータが、D L L 回路 1 5 の出力 に基づいて記憶プロック45の対応するフリップフロッ ブ15 c1 . 15 c2 , …に取り込まれる。またこのと き制御プロック 11のフリップフロップ 11bo からフ リップフロップ 45 b を介してRAM 46に書き込なイ 10 ネーブル信号が逆られるとともに上記取り込まれたデー

タを格納すべきRAM 16内のアドレス信号がフリップ フロップ 45 b を介してR AM 4 6 に送られる。そして **上温取り込まれたデータは、DLL回路 15 a からのク** ロック信号に基づいてフリップフロップ45c1 、45 c2, …からRAM 16に送られ、記憶される。

【0035】 その後、制御プロック41のフリップフロ ップから記憶ブロック 15のフリップフロップ 15 b を 介してRAM 46に読み出しイネーブル信号及びアドレ ス信号が送られると、RAM 16からデータが読み出さ 【0029】次に本発明による半導体集積回路装置の第 20 れて、フリップフロップ 45 d₁, 45 d₂, …に格納

> 【0036】そして制御プロック部41のフリップフロ ップ 13 b3 から前直変換開始指令が出力プロック 17 に送られると、DLL回路47aの出力であるクロック 信号に基づいて記憶部 15のフリップフロップ 15

d1, 45 dg, …に格納されたデータが出力プロック 17のシフトレジスタを構成する対応するフリップフロ ップ47 d1, 47 d2, …に移され、このシフトレジ スタからデータが直列に外部に出力される。

【0037】以上説明したようにこの第3の実施の形飾 によれば、プロセスによる変動等があっても各機能プロ ックにDLL回路が設けられていることにより、クロッ クスキューが生じるのを防止できる。

【0038】上記第1万至第3の実施の形態の半導体集 苗回路装置においては、各機能プロックはDしし回路5 を有していた。そしてこのDLL回路5は例えば図2に 示すように可変ディレイラインを有している。 一般に可 変ディレイラインの占有面積は大きいため、D.L.L.III路 5の占有面積が大きくなり、チップサイズが増大すると 40 いう問題を生じる。これを防止することが可能な半導体

集積回路装置を第4の実施の形態として説明する。

【0039】木苑明による半導体集積回路装置の第1の 実施の形態を図9万至図11を参照して説明する。図9 は第1の実施の形態の構成を示すプロック図、図10は 第十の実施の形態に用いられるDLL回路の構成を示す フロック図、図11は第4の実施の形態の動作を説明す る波形図である。

【0040】この第4の実施の形態の半導体集積回路装 置1は、図5に示す第2の実施の形態の半導体集品回路 50 装置のPLL回路2をPLL回路2Aに置換えるととも

(65)

9 に、各機能プロック 3 i (i - a, b, c, d) のD L L回路 5 を D L L回路 5 A に置換え、更に機能プロック 3 a 3 b 3 c 3 d の未満を短格したいようにした 環境となっている。

【0011】PLL回答2名任外部からのクロック信号 ta に基づいて基準クロック信号 to と、この基準クロック信号 to と、この基準クロック信号 to と、この基準クロック信号 to からを生成し、各種能プロック3i(i=a,b,c,d) に供給する。

【0012】D1.1回路5Aは図10に示すようにインベーケゲート81、82と、切り換え回路81と、位相 比較器86と、プログラマブル混延回路88とを備えていた

[0.044] インバータグート8 1 は基準タロック信号 f_0 左反転し、この反転したクロック信号、中水わち場 軍クロック信号から役割が18 0 度速速かンフトクロッ ク信号 f_1 iso 左切り換支回数 8 1 に載かける。インバー グート8 2 はクロック信号 f_3 iso 左反転し、この反転し たクロック信号、中水わら場準クロック信号 f_3 oから位 相が2 f_3 で度遅れたシフトクロック信号 f_3 or f_3 で切り換 f_4 に異常する。したがって切り換え回路 8 1 に は、図 f_4 に f_4 っ f_4 に f_4 に f_4 で f_4 で f_4 で f_4 に は、図 f_4 f_4

 f_0 - f_{00} - f_{180} - f_{270} が機合されることになる。 f_{00} 4 4 1 位相比較数数 8 6 は、クロックツリーアの出 力であるクロック信号 f_{10} 生場取クロック信号 f_{00} およ びジマトクロック信号 f_{100} - f_{180} - f_{270} との仮相を 比較し、クローク信号 f_{100} - f_{180} - f_{270} - f_{270} の 位相型は最立 Δ を検出する。そして二の仮相型は最立 Δ が 0 (g_0) - Δ α ≤ 9 0 (g_0) の範囲 (因 H 1 に示す H) の範囲)にある場合(形式 G_0 2 G_0 2 G_0 9 G_0 2 G_0 2 G_0 4 G_0 2 G_0 2 G_0 4 G_0 2 G_0 4 G_0 2 G_0 4 G_0 2 G_0 2 G

- (1) 0 < Δα ≤ 9 0 の場合</p>
- (2) 90< Δα≦180の場合
- (3) 180< Δα≦270の場合
- (4) 270< Δα≦360の場合

【0017】 これにより、「記グロック信号 $f_{\rm out}$ がクロックツリー7を通過したときにはクロックツリー7の出力信号は極速クロック信号 $f_{\rm out}$ がのう 日側所続比たクロック信号 $f_{\rm out}$ がのう 日側所続比たクロック信号 $f_{\rm out}$ を得し となる。この理由に以下の通りである。例えば、クロック信号 $f_{\rm out}$ の他和連れ最 $A_{\rm out}$ の、 $A_{\rm out}$ の、 $A_{\rm out}$ の、 $A_{\rm out}$ の、 $A_{\rm out}$ の $A_{\rm out}$ の、 $A_{\rm out}$ の $A_{\rm out}$

10 1 (†) : 仁示け (mtである場合) は、切り機之回路8 4にシフトクロック信号 (pt の を選択する指令信号を定 る、また上記位相遅れ最立 がりの< Δ α ≤ 1 8 のの範 関(図 1 に示け D 2 の範仰 にある場合。(何えばク

ロック信号 $\{ \inf$ がは $\{ 1, 1, 0 \}$ に示すクロック信号 $\{ \inf$ ある場合)は、切り核え回路 $8 + 1 \in 2 o 1 + 0 \}$ の $\{ \inf$ $\{ i\} \}$ $\{ i\}$ $\{ i$

図11 ((1) にポナクロタイ信号 fins である場合) は、切り換え回答8 1にシフトクロタの信号 fine である場合 する指令信号を送る。たたに認体相差は最高が27 0 < A n ≤ 3 6 0 の範囲 (図1 1 にポナロ 1 の範囲) にある場合 (例えばクロタク信号 fin) である場合) は、切り検え回答8 1 にシフトタロタ信号 fin1 である場合) は、切り検え回答8 1 にシフトタロタ信号 fin2である場合) は、切り検え回答8 5 にシフトタロタ信号 fin2である場合) は、切り検え回答8 5

【00 15】切り機之回路8 1 は位出比較器8 6 小の 指令信号に基づいて、4 軸のクロック信号 f₀ 、 f₁₉₀。 f₁₈₀ 、 f₂₇₀ の中から 1つを選択した。 20 号をプログラマブル登延順路8 8 に供給できるように被 続を切り換える。例えば位加比較器8 6 からシフトクロ ック信号 f₁₈₀ を選択する指令信号を支持よ場合は、 りり換え回路8 1 はシフトクロック信号 f₁₈₀ を選択して このシフトクロック信号 f₁₈₀ が近近日 器8 8 に推論されるように総合と切りをデブル運送回 器8 8 に推論されるように総合と切り換える。

【0046】プログラマブル連延回路8は、使相比較器 86で検出された、クロック信号「inの基準クロック信号」のに対する使加速は始立。に基づいた所定の運延量 みまだけ、切り換え回路81から供給されたクロック信 の分を開きせる。このよるは次のような値しなる。

 $\Delta \beta = 9.0 - \Delta \alpha$

 $\Delta \beta = 180 = \Delta \alpha$

 $\Delta \beta = 2.7.0 = \Delta \alpha$

 $\Delta \beta = 360 - \Delta \alpha$

【0048】以上説明したように第4の実施の形態の半 導体集積回路装置も第2の実施の形態と同様の効果を育 40 することになる。

【0019】 比たこの第1の実施の形態においてはソロ グラマブル運輸回路88によって開業される位性運輸 入まは0ペ2封ペ90である。これに対して第1万年第 3の実施の形態に用いられたDLL回路5(閏2を順) の可変アンレイライン21によって調整される位性運輸 量入まは0~3点4~360~275

【0050】これにより第10次施の形態に用いられる DLL回路5Aのアログラマブル運動回路88は、第1 の実施の形態と同様に図Ⅰ(a) よたは図Ⅰ(b) に示 50 生運能系子から構成して5DLL回路5の可変デフレイ

2 2

П

ライン21の大ききの約1/1とずることが可能とな り、DLL回路5Aのチップにおける占有面積を小さく

【0051】なお、この第4の実施の形態において、位 相比較器86によって検出される位相遅延量△αはクロ ック信号+1...と基準クロック信号+0 の文上がりを輸出 することによって求めることができる。

【0052】 よたこの第1の実施の形態においてはPL L回路2Aから各DLL回路5Aに供給されるクロック 信号はクロック信号「a, fooであったが、PLL回路 10 ック図。 2 AからD L L 回路 5 Aにクロック信号 f 180 、 f 270 をも供給するように構成しても良い。このとき、DLL 回路5A内のインバータゲート81,82は下要とな る。またPLL回路2Aから各DLL回路5Aに、各々 が基準クロック信号「aからの位相をシフトした3個以

上のクロック信号を供給するように構成しても良い。 【0053】 よた第1の実施の形態用いたD L L 回路5 Aをを第1の実施の形態のDLL回路5の代わりに用い ても良い。この場合、図12に示すように各Dしし回路 5 Aには半導体集積回路装置1の外部から基準クロック 20 8 負荷回路 信号 L_0 とこの基準クロック信号 L_0 の位相を 9.0 度シ フトしたクロック信号 tonとが供給されることになる。

[0051]

【発明の効果】以上述べたように、プロセスによる変動 等があっても、クロックスキューが生じるのを防止する

【図面の簡単な説明】

【図1】木を明の第1の実施の形態の構成を示すプロッ

【図2】木発明にかかるD L L回路の具体的た構成を示 30 45 b フリップフロップ

サブロック図。

【図3】図2に示すDLL回路の動作を説明する波形 3

【図4】図2に示すDLL回路にかかる可変ディレイラ インの構成例を示す回路図。

【図5】木葉団の第2の実施の形能の構成を示すプロッ 2.121

【図6】木発明の第3の実施の形態の構成を示すプロッ 214.

【図7】従来の半導体集積回路装置の構成を示すプロッ 40

【図8】従来の半導体集積回路装置の他の構成を示すづ 12 -0 2/12/1

【図9】 本を明の第4の失航の形態の構成を示すプロッ

【図10】第4の実施の形態に用いられるDLL回路の 具体的な構成を示すプロック図。

【図11】第1の実施の形態の動作を説明する波形図。 【図12】 本発明の第5の実施の形態の構成を示すプロ

【符号の説明】

1 半導体集積同路装置

2 P L L 回路

2 A PLLI回路

3 i (i-a, b, c, d) 機能プロック 5 DLL回路

5 A D L L 回路

6 クロック入力器

7 ツリー

9 クロック出力端

+1 制御ブロック

LIa DLL回路

 $4 + 1 + b_i$ $(i = 1, \dots 3)$

13 入力プロック

43a DLL回路 13b; (i-1, …) フリップフロップ

45 記録プロック

L5a DLL回路

45 c; (i=1, …) フリップフロップ 45 d: (i-1, ···) フリップフロップ

16 RAM

47 出力プロック


L7a DLL回路


47 b; (i=1, …) フリップフロップ

8.1 切り換え回路

8.6 位相比較器


8.8 プログラマブル遅延回路






[⊠4]


(a)





(b)





[310]















[図 1 2]



フロントページの続き

F I H O 3 L 7/06

J

(72) 発明者 関 敬 子 神奈川県川崎市川崎区駅前本町25番地 I

東芝マイクロエレクトロニクス株式会社内